


Asignatura: Electrónica Digital (GIDI)
Parte 2 – VHDL
Publicación de puestas: 24/07/2020

Fecha: 10/07/2020
Convocatoria: Julio
Revisión: 27/07/2020, 9h

CUESTIÓN ÚNICA (10 puntos)


Se pretende diseñar el circuito de control de un mando a distancia universal para puertas de garaje. La funcionalidad del circuito es la que sigue:

- Cuando se pulsa el botón del mando, se deberá almacenar el valor actual de la clave, que a su vez estará indicado por el valor de un *switch* múltiple de 8 bits.
- Una vez almacenado, se deberá transmitir el valor de la clave a través de una línea serie y con una frecuencia base de 1 kHz.
- Dicha línea serie será modulada usando FSK (*Frequency-Shift Keying*), un tipo de modulación de señales que asigna una frecuencia f_0 (10 kHz) al valor '0' y otra frecuencia f_1 (100 kHz) al valor '1' (ver gráficas más abajo).
- Todas las señales de entrada deberán estar debidamente sincronizadas, y se añadirá un antirrebotes (> 2 ms) al botón, con el fin de generar una señal de 1 ciclo de reloj de duración.



En la figura anterior se puede apreciar cómo funciona la modulación FSK: la señal de datos (segunda gráfica), transmitida con una frecuencia base de 1 kHz (primera gráfica), es empleada para seleccionar una de las dos frecuencias portadoras (10 kHz, tercera gráfica; 100 kHz, cuarta gráfica). De esta manera se obtiene como salida la señal modulada (quinta gráfica).

Tras un primer análisis, se ha diseñado el siguiente diagrama de bloques para el circuito:



- El **bloque de entrada** se encarga de sincronizar las señales externas y de filtrar rebotes.
- El **bloque de conversión paralelo a serie** almacena la clave durante la transmisión en un registro de desplazamiento con una señal de habilitación y otra señal de carga en paralelo.
- El **bloque modulador** aplica la modulación FSK a una entrada de datos, pero sólo cuando una señal de control indica que el dato es válido (si no lo es, la salida tiene que valer '0').
- El **bloque de control**, que incluye una máquina de estados y cierta lógica adicional, se usa para gobernar el funcionamiento del circuito.

Se pide:

- a) Código VHDL (sólo arquitectura) del **bloque modulador** (**4 puntos**).
- b) Código VHDL (sólo arquitectura) del **bloque de control** (**4 puntos**).
- c) Código VHDL (sólo arquitectura) del **bloque top** (descripción estructural) (**2 puntos**).

Notas:

- Aunque no se ha representado, **todos los bloques** del diagrama son secuenciales y síncronos, por lo que **comparten las mismas señales de reloj** (clk) y **reset** (reset). La frecuencia de reloj del sistema es de 100 MHz.
- Se asume que los bloques resaltados en gris en el diagrama han sido diseñados previamente y se dispone de su código VHDL.
- Para que la máquina de estados del bloque de control no sea excesivamente compleja de diseñar y describir, se recomienda utilizar un contador de 0 a 7 con señal de overflow como parte de la lógica adicional.

Duración del examen: 1 hora

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity modulador is
6     port (
7         clk      : in  std_logic;
8         reset    : in  std_logic;
9         dato     : in  std_logic;
10        valido   : in  std_logic;
11        fsk      : out std_logic
12    );
13 end modulador;
14
15 architecture behavioral of modulador is
16
17     -- Divisores de frecuencia
18     constant C_MAX_100kHz : integer := (100*10**6)/(100*10**3);
19     constant C_MAX_10kHz  : integer := 10;
20     signal cnt_100kHz   : integer range 0 to C_MAX_100kHz-1;
21     signal ovf_100kHz   : std_logic;
22     signal cnt_10kHz    : integer range 0 to C_MAX_10kHz-1;
23     signal ovf_10kHz    : std_logic;
24
25     -- Generación de portadoras
26     signal wave_100kHz : std_logic;
27     signal wave_10kHz  : std_logic;
28
29 begin
30
31     -----
32     -- Divisores de frecuencia (10kHz, 100kHz) --
33     -----
34
35     process(clk, reset)
36     begin
37         if reset = '1' then
38             cnt_100kHz <= 0;
39         elsif clk'event and clk = '1' then
40             if cnt_100kHz = C_MAX_100kHz-1 then
41                 cnt_100kHz <= 0;
42             else
43                 cnt_100kHz <= cnt_100kHz + 1;
44             end if;
45         end if;
46     end process;
47
48     ovf_100kHz <= '1' when cnt_100kHz = C_MAX_100kHz-1 else '0';
49
50     process(clk, reset)
51     begin
52         if reset = '1' then
53             cnt_10kHz <= 0;
54         elsif clk'event and clk = '1' then
55             if ovf_100kHz = '1' then
56                 if cnt_10kHz = C_MAX_10kHz-1 then
57                     cnt_10kHz <= 0;
58                 else
59                     cnt_10kHz <= cnt_10kHz + 1;
60                 end if;
61             end if;
62         end if;
63     end process;
64
65     ovf_10kHz <= '1' when ovf_100kHz = '1' and cnt_10kHz = C_MAX_10kHz-1 else '0';
66
67     -----
68     -- Generación de portadoras --
69     -----
70
71     process(clk, reset)
72     begin
73         if reset = '1' then

```

```

74      wave_100kHz <= '0';
75      wave_10kHz <= '0';
76  elsif clk'event and clk = '1' then
77      if ovf_100kHz = '1' then
78          wave_100kHz <= not wave_100kHz;
79      end if;
80      if ovf_10kHz = '1' then
81          wave_10kHz <= not wave_10kHz;
82      end if;
83  end if;
84 end process;
85
86 -----
87 -- Generación de salida --
88 -----
89
90 process(clk, reset)
91 begin
92     if reset = '1' then
93         fsk <= '0';
94     elsif clk'event and clk = '1' then
95         if valido = '1' then
96             if dato = '1' then
97                 fsk <= wave_100kHz;
98             else
99                 fsk <= wave_10kHz;
100            end if;
101        else
102            fsk <= '0';
103        end if;
104    end if;
105 end process;
106
107 -- NOTA: esto podría hacerse con lógica combinacional;
108 --       al ser salida final del circuito la registramos.
109 --
110 -- fsk <= wave_100kHz when valido = '1' and dato = '1' else
111 --       wave_10kHz when valido = '1' and dato = '0' else
112 --       '0';
113
114 end behavioral;
115

```

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity control is
6     port (
7         clk      : in std_logic;
8         reset   : in std_logic;
9         boton   : in std_logic;
10        load    : out std_logic;
11        en      : out std_logic;
12        valido : out std_logic
13    );
14 end control;
15
16 architecture behavioral of control is
17
18     -- Divisor de frecuencia (1kHz)
19     constant C_MAX_1kHz : integer := (100*10**6)/(10**3);
20     signal cnt_1kHz : integer range 0 to C_MAX_1kHz-1;
21     signal en_1kHz : std_logic;
22     signal ovf_1kHz : std_logic;
23
24     -- Contador de dígitos
25     signal digito      : unsigned(2 downto 0); -- Hay 8 dígitos, cuenta de 0 a 7
26     signal ovf_digito : std_logic;
27
28     -- FSM de control
29     type state_t is (S_WAIT, S_SEND);
30     signal state : state_t;
31
32 begin
33
34     -----
35     -- Divisor de frecuencia (1kHz) --
36     -----
37
38     process(clk, reset)
39     begin
40         if reset = '1' then
41             cnt_1kHz <= 0;
42         elsif clk'event and clk = '1' then
43             if en_1kHz = '1' then
44                 if cnt_1kHz = C_MAX_1kHz-1 then
45                     cnt_1kHz <= 0;
46                 else
47                     cnt_1kHz <= cnt_1kHz + 1;
48                 end if;
49             end if;
50         end if;
51     end process;
52
53     ovf_1kHz <= '1' when en_1kHz = '1' and cnt_1kHz = C_MAX_1kHz-1 else '0';
54
55     -----
56     -- Contador de dígitos --
57     -----
58
59     process(clk, reset)
60     begin
61         if reset = '1' then
62             digito <= (others => '0');
63         elsif clk'event and clk = '1' then
64             if ovf_1kHz = '1' then
65                 if digito = 7 then
66                     digito <= (others => '0');
67                 else
68                     digito <= digito + 1;
69                 end if;
70             end if;
71         end if;
72     end process;
73

```

```

74     ovf_digito <= '1' when ovf_1kHz = '1' and digito = 7 else '0';
75
76     -----
77     -- FSM de control --
78     -----
79
80     process(clk, reset)
81     begin
82         if reset = '1' then
83             state <= S_WAIT;
84         elsif clk'event and clk = '1' then
85             case state is
86                 when S_WAIT =>
87                     if boton = '1' then
88                         state <= S_SEND;
89                     end if;
90                 when S_SEND =>
91                     if ovf_digito = '1' then
92                         state <= S_WAIT;
93                     end if;
94             end case;
95         end if;
96     end process;
97
98     -- Control del temporizador (Moore)
99     en_1kHz <= '1' when state = S_SEND else '0';
100    -- Control de habilitación del registro de desplazamiento (Mealy)
101    en <= '1' when (state = S_WAIT and boton = '1') or (state = S_SEND and ovf_1kHz =
102        '1') else '0';
103    -- Control de la carga del registro de desplazamiento (Mealy)
104    load <= '1' when state = S_WAIT and boton = '1' else '0';
105    -- Control del modulador (Moore)
106    valido <= en_1kHz;
107
108 end behavioral;

```

```



1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity mando is
5   port (
6     clk      : in  std_logic;
7     reset    : in  std_logic;
8     boton    : in  std_logic;
9     clave   : in  std_logic_vector(7 downto 0);
10    fsk     : out std_logic
11  );
12 end mando;
13
14 architecture structural of mando is
15
16   component entradas is
17     port (
18       clk      : in  std_logic;
19       reset    : in  std_logic;
20       boton    : in  std_logic;
21       clave   : in  std_logic_vector(7 downto 0);
22       boton_s : out std_logic;
23       clave_s : out std_logic_vector(7 downto 0)
24     );
25   end component;
26
27   component par2ser is
28     port (
29       clk      : in  std_logic;
30       reset    : in  std_logic;
31       load    : in  std_logic;
32       en      : in  std_logic;
33       din     : in  std_logic_vector(7 downto 0);
34       dout    : out std_logic
35     );
36   end component;
37
38   component control is
39     port (
40       clk      : in  std_logic;
41       reset    : in  std_logic;
42       boton    : in  std_logic;
43       load    : out std_logic;
44       en      : out std_logic;
45       valido  : out std_logic
46     );
47   end component;
48
49   component modulador is
50     port (
51       clk      : in  std_logic;
52       reset    : in  std_logic;
53       dato    : in  std_logic;
54       valido  : in  std_logic;
55       fsk     : out std_logic
56     );
57   end component;
58
59   -- Señales auxiliares
60   signal boton_s : std_logic;
61   signal clave_s : std_logic_vector(7 downto 0);
62   signal load    : std_logic;
63   signal enable   : std_logic;
64   signal dato    : std_logic;
65   signal valido  : std_logic;
66
67 begin
68
69   entradas_i: entradas
70   port map (
71     clk      => clk,
72     reset    => reset,
73     boton    => boton,

```

```
74      clave    => clave,
75      boton_s => boton_s,
76      clave_s => clave_s
77  );
78
79  par2ser_i: par2ser
80  port map (
81      clk    => clk,
82      reset  => reset,
83      load   => load,
84      en     => enable,
85      din    => clave_s,
86      dout   => dato
87  );
88
89  control_i: control
90  port map (
91      clk    => clk,
92      reset  => reset,
93      boton  => boton_s,
94      load   => load,
95      en     => enable,
96      valido => valido
97  );
98
99  modulador_i: modulador
100 port map (
101    clk    => clk,
102    reset  => reset,
103    dato   => dato,
104    valido => valido,
105    fsk    => fsk
106  );
107
108 end structural;
109
```

Asignatura: Electrónica Digital (Giti)
(Prueba de Evaluación Continua)**Fecha:** 2/11/2019**Convocatoria:** Diciembre**CUESTIÓN ÚNICA (10 puntos)**

Se pretende diseñar el sistema de control digital de un nuevo terminal de comunicaciones. El sistema consta de un teclado numérico, con el que el usuario podrá introducir el número al que desea marcar, y un sistema de visualización, en el que se mostrará el número marcado.



El teclado numérico está dispuesto como una matriz de 4 filas y 3 columnas, sobre el que se disponen de los números del 0 al 9 (ver figura). Para la lectura del teclado es necesario poner un '1' en la señal del vector **Fila** correspondiente, de tal manera que si alguna de las teclas de la fila seleccionada está pulsada, el teclado devolverá un '1' en la salida **Columna** a la que está conectada la tecla. Es decir, cada tecla actúa como un interruptor que conecta una línea de fila con su línea de columna.


El sistema de visualización está formado por cuatro *displays* de siete segmentos, multiplexados en el tiempo. Todos los números estarán compuestos por 4 dígitos. El control del *display* se realizará mediante un vector de siete señales **segmentos**, donde **segmentos(6)** corresponde con el segmento **a**, hasta **segmentos(0)**, que corresponde con el segmento **g** (ver imagen). Se cuenta además con una señal **selector** de 4 bits que permite seleccionar el *display* activo, siendo **selector(3)** el correspondiente al display que mostrará el primer número introducido, hasta **selector(0)**, que mostrará el último número.

El sistema de control digital que se pretende diseñar constará de los siguientes bloques:

- **Bloque de Lectura de Teclado:** Deberá controlar la señal **Fila** realizando un barrido continuo sobre la misma, para detectar con la lectura de la señal **Columna** si alguna de las teclas está pulsada. Cuando detecte una pulsación, enviará el número correspondiente codificado en formato BCD por una salida de 4 bits denominada **Dígito**. Además, el módulo generará un pulso de duración un ciclo de reloj sobre una salida denominada **Valido**, que indicará que se trata de un nuevo Dígito.
- **Bloque de Almacenamiento y Visualización:** Este bloque recibirá como entradas las señales **Dígito** y **Valido** procedentes del bloque de lectura de teclado. Deberá ir almacenando en su interior los cuatro dígitos codificados en BCD. A la vez, los irá mostrando en el segmento

correspondiente del display. Se considerará una frecuencia de refresco de 4 KHz para los displays. Los displays se borrarán cuando se introduzca el primer dígito de un nuevo número.

- **Bloque de Generación de la Señal de Llamada:** Recibirá también como entradas las señales **Dígito** y **Válido** procedentes del bloque de lectura de teclado. A partir de estas señales generará una señal **Marcado**, de un solo bit, sobre la que se irá codificando la señal de llamada, tal y como sigue. Cada número a enviar empezará siempre por un pulso a '1', seguido de un número de pulsos correspondiente al número a enviar. Cada pulso tendrá una duración de 100 μ s, e irá seguido de un tiempo igual en el que la señal permanecerá necesariamente a '0'. El tiempo total para enviar cada dígito será por lo tanto de 2 ms, tal y como se muestra en los ejemplos de la imagen inferior. El número se va enviando sobre la línea, dígito a dígito, conforme se va recibiendo desde el bloque de lectura del teclado.



Se asume que las señales de los pulsadores son ideales, por lo que no tienen rebotes. Su duración se corresponderá con el tiempo que el usuario mantenga pulsada la tecla. Asumiremos que siempre se introducirán números de 4 dígitos, que el usuario no va a cometer errores (p.ej. pulsar dos botones a la vez), y que la frecuencia de reloj del sistema es de 125MHz.

Se pide:

- a) Código VHDL (entidad y arquitectura) del bloque de lectura de teclado. **(3 puntos)**
- b) Código VHDL (entidad y arquitectura) del bloque de Almacenamiento y visualización. **(2 puntos)**
- c) Arquitectura del bloque de Generación de Señal de Llamada. **(3 puntos)**
- d) Código del banco de pruebas (*testbench*) en el que se verifique un procedimiento completo de llamada sobre el sistema completo, incluido la introducción de los cuatro dígitos, de forma que permita comprobar la visualización y la generación de la señal de llamada. **(2 puntos)**

Duración del examen: 2 horas

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity lectura_teclado is
6     port (
7         clk      : in std_logic;
8         reset    : in std_logic;
9         Fila     : out std_logic_vector(3 downto 0);
10        Columna : in std_logic_vector(2 downto 0);
11        Dígito  : out std_logic_vector(3 downto 0);
12        Valido   : out std_logic
13    );
14 end lectura_teclado;
15
16 architecture behavioral of lectura_teclado is
17
18     -- Generacion de barrido de filas
19     signal index : integer range 0 to 3;
20
21     -- Registro del dígito pulsado
22     signal col_f0 : std_logic_vector(2 downto 0);
23     signal col_f1 : std_logic_vector(2 downto 0);
24     signal col_f2 : std_logic_vector(2 downto 0);
25     signal col_f3 : std_logic_vector(2 downto 0);
26
27 begin
28
29     -----
30     -- Generacion de barrido de filas --
31     -----
32
33     process(clk,reset)
34     begin
35         if reset = '1' then
36             index <= 0;
37         elsif clk'event and clk = '1' then
38             if index = 3 then
39                 index <= 0;
40             else
41                 index <= index + 1;
42             end if;
43         end if;
44     end process;
45
46     with index select
47         Fila <= "0001" when 0,
48                     "0010" when 1,
49                     "0100" when 2,
50                     "1000" when 3,
51                     "----" when others;
52
53     -----
54     -- Registro del dígito pulsado --
55     -----
56
57     process(clk, reset)
58     begin
59         if reset = '1' then
60             col_f0 <= (others => '0');
61             col_f1 <= (others => '0');
62             col_f2 <= (others => '0');
63             col_f3 <= (others => '0');
64         elsif clk'event and clk = '1' then
65             case index is
66                 when 0 =>
67                     col_f0 <= Columna;
68                 when 1 =>
69                     col_f1 <= Columna;
70                 when 2 =>
71                     col_f2 <= Columna;

```

```

72      when 3 =>
73          col_f3 <= Columna;
74      when others =>
75          -- No deberia suceder
76      end case;
77  end if;
78 end process;
79
80 -----
81 -- Generacion de salidas --
82 -----
83
84 Dígito <= "0001" when index = 0 and Columna = "100" else
85     "0010" when index = 0 and Columna = "010" else
86     "0011" when index = 0 and Columna = "001" else
87     "0100" when index = 1 and Columna = "100" else
88     "0101" when index = 1 and Columna = "010" else
89     "0110" when index = 1 and Columna = "001" else
90     "0111" when index = 2 and Columna = "100" else
91     "1000" when index = 2 and Columna = "010" else
92     "1001" when index = 2 and Columna = "001" else
93     "0000" when index = 3 and Columna = "010" else
94     "1111"; -- La simulacion se rompe con "----"
95
96 Valido <= '1' when Columna /= "000" and ((index = 0 and Columna /= col_f0) or
97 (index = 1 and Columna /= col_f1) or (index = 2 and Columna /= col_f2) or (index
98 = 3 and Columna /= col_f3)) else '0';
99 end behavioral;

```

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity almacenamiento_visualizacion is
6     port (
7         clk      : in  std_logic;
8         reset    : in  std_logic;
9         Dígito   : in  std_logic_vector(3 downto 0);
10        Valido   : in  std_logic;
11        segmentos: out std_logic_vector(6 downto 0);
12        selector : out std_logic_vector(3 downto 0)
13    );
14 end almacenamiento_visualizacion;
15
16 architecture behavioral of almacenamiento_visualizacion is
17
18     -- Almacenamiento de digitos
19     signal index : integer range 0 to 3;
20     signal dígito_0 : std_logic_vector(3 downto 0);
21     signal dígito_1 : std_logic_vector(3 downto 0);
22     signal dígito_2 : std_logic_vector(3 downto 0);
23     signal dígito_3 : std_logic_vector(3 downto 0);
24
25     -- Control 7 segmentos
26     constant C_MAX_4kHz : integer := (125*10**6)/(4*10**3);
27     signal cnt_4kHz    : integer range 0 to C_MAX_4kHz-1;
28     signal ovf_4kHz    : std_logic;
29     signal cnt_mux     : unsigned(1 downto 0);
30     signal dígito_mux : std_logic_vector(3 downto 0);
31
32 begin
33
34     -----
35     -- Almacenamiento de digitos --
36     -----
37
38     process(clk,reset)
39     begin
40         if reset = '1' then
41             index <= 0;
42             dígito_0 <= (others => '1');
43             dígito_1 <= (others => '1');
44             dígito_2 <= (others => '1');
45             dígito_3 <= (others => '1');
46         elsif clk'event and clk = '1' then
47             if Valido = '1' then
48                 -- Actualizacion del indice del digito
49                 if index = 3 then
50                     index <= 0;
51                 else
52                     index <= index + 1;
53                 end if;
54                 -- Registro del digito
55                 case index is
56                     when 0 =>
57                         dígito_0 <= Dígito;
58                         dígito_1 <= (others => '1');
59                         dígito_2 <= (others => '1');
60                         dígito_3 <= (others => '1');
61                     when 1 =>
62                         dígito_1 <= Dígito;
63                     when 2 =>
64                         dígito_2 <= Dígito;
65                     when 3 =>
66                         dígito_3 <= Dígito;
67                     when others =>
68                         -- No deberia suceder
69                 end case;
70             end if;
71         end if;

```

```

72      end process;
73
74  -----
75  -- Control 7 segmentos --
76  -----
77
78  -- Divisor de frecuencia 4kHz (parte secuencial)
79  process(clk,reset)
80  begin
81      if reset = '1' then
82          cnt_4kHz <= 0;
83      elsif clk'event and clk = '1' then
84          if cnt_4kHz = C_MAX_4kHz-1 then
85              cnt_4kHz <= 0;
86          else
87              cnt_4kHz <= cnt_4kHz + 1;
88          end if;
89      end if;
90  end process;
91
92  -- Divisor de frecuencia 4kHz (parte combinacional)
93  ovf_4kHz <= '1' when cnt_4kHz = C_MAX_4kHz-1 else '0';
94
95  -- Contador auxiliar 0-3
96  process(clk,reset)
97  begin
98      if reset = '1' then
99          cnt_mux <= (others => '0');
100     elsif clk'event and clk = '1' then
101         if ovf_4kHz = '1' then
102             if cnt_mux = 3 then
103                 cnt_mux <= (others => '0');
104             else
105                 cnt_mux <= cnt_mux + 1;
106             end if;
107         end if;
108     end if;
109  end process;
110
111  -- Selector de display
112  with cnt_mux select
113      selector <= "1000" when "00",
114                  "0100" when "01",
115                  "0010" when "10",
116                  "0001" when "11",
117                  "----" when others;
118
119  -- Multiplexor de digitos
120  with cnt_mux select
121      digito_mux <= digito_0 when "00",
122                  digito_1 when "01",
123                  digito_2 when "10",
124                  digito_3 when "11",
125                  "----" when others;
126
127  -- Decodificador BCD 7 segmentos
128  with digito_mux select
129      segmentos <= "1111110" when "0000",
130                  "0110000" when "0001",
131                  "1101101" when "0010",
132                  "1111001" when "0011",
133                  "0110011" when "0100",
134                  "1011011" when "0101",
135                  "1011111" when "0110",
136                  "1110000" when "0111",
137                  "1111111" when "1000",
138                  "1110011" when "1001",
139                  "0000000" when others;
140
141 end behavioral;
142

```

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity top is
6     port (
7         clk      : in  std_logic;
8         reset    : in  std_logic;
9         Fila     : out std_logic_vector(3 downto 0);
10        Columna  : in  std_logic_vector(2 downto 0);
11        segmentos: out std_logic_vector(6 downto 0);
12        selector : out std_logic_vector(3 downto 0);
13        Marcado  : out std_logic
14    );
15 end top;
16
17 architecture behavioral of top is
18
19     -- Lectura de teclado
20     component lectura_teclado is
21         port (
22             clk      : in  std_logic;
23             reset    : in  std_logic;
24             Fila     : out std_logic_vector(3 downto 0);
25             Columna  : in  std_logic_vector(2 downto 0);
26             Dígito   : out std_logic_vector(3 downto 0);
27             Valido   : out std_logic
28         );
29     end component;
30
31     -- Almacenamiento y visualizacion
32     component almacenamiento_visualizacion is
33         port (
34             clk      : in  std_logic;
35             reset    : in  std_logic;
36             Dígito   : in  std_logic_vector(3 downto 0);
37             Valido   : in  std_logic;
38             segmentos: out std_logic_vector(6 downto 0);
39             selector : out std_logic_vector(3 downto 0)
40         );
41     end component;
42
43     -- Señales de conexion
44     signal Dígito : std_logic_vector(3 downto 0);
45     signal Valido : std_logic;
46
47     -- Temporizador 100us
48     constant C_MAX_10kHz : integer := (125*10**6)/(10*10**3);
49     signal cnt_10kHz : integer range 0 to C_MAX_10kHz-1;
50     signal en_10kHz  : std_logic;
51     signal ovf_10kHz : std_logic;
52
53     -- FSM control
54     type state_t is (S_WAIT, S_DIAL);
55     signal state : state_t;
56     signal cnt   : unsigned(4 downto 0);
57     signal send  : std_logic_vector(3 downto 0);
58     signal aux   : std_logic;
59
60 begin
61
62     -- Lectura de teclado
63     comp_1: lectura_teclado
64     port map (
65         clk      => clk,
66         reset    => reset,
67         Fila     => Fila,
68         Columna  => Columna,
69         Dígito   => Dígito,
70         Valido   => Valido
71     );

```

```

72
73    -- Almacenamiento y visualizacion
74    comp_2: almacenamiento_visualizacion
75    port map (
76        clk      => clk,
77        reset    => reset,
78        Dígito   => Dígito,
79        Valido   => Valido,
80        segmentos => segmentos,
81        selector  => selector
82    );
83
84    -----
85    -- Generacion de señal de marcado --
86    -----
87
88    -- Temporizador 100us (parte secuencial)
89    process(clk,reset)
90    begin
91        if reset = '1' then
92            cnt_10kHz <= 0;
93        elsif clk'event and clk = '1' then
94            if en_10kHz = '1' then
95                if cnt_10kHz = C_MAX_10kHz-1 then
96                    cnt_10kHz <= 0;
97                else
98                    cnt_10kHz <= cnt_10kHz + 1;
99                end if;
100           end if;
101       end if;
102    end process;
103
104   -- Temporizador 100us (parte combinacional)
105   ovf_10kHz <= '1' when cnt_10kHz = C_MAX_10kHz-1 and en_10kHz = '1' else '0';
106
107   -- Generador de tonos
108   process(clk,reset)
109   begin
110       if reset = '1' then
111           aux <= '0';
112           cnt <= (others => '0');
113       elsif clk'event and clk = '1' then
114           if ovf_10kHz = '1' then
115               -- Generacion de señal periodica
116               aux <= not aux;
117               -- Contador de ciclos
118               if cnt = 19 then
119                   cnt <= (others => '0');
120               else
121                   cnt <= cnt + 1;
122               end if;
123           end if;
124       end if;
125   end process;
126
127   -- Asignacion de salida
128   Marcado <= aux when cnt < (2*unsigned(send) + 2) else '0';
129
130   -- FSM (ecuaciones de estado)
131   process(clk,reset)
132   begin
133       if reset = '1' then
134           state <= S_WAIT;
135           send <= (others => '0');
136       elsif clk'event and clk = '1' then
137           case state is
138               when S_WAIT =>
139                   if Valido = '1' then
140                       state <= S_DIAL;
141                       send <= Dígito;
142                   end if;

```

```
143      when S_DIAL =>
144          if cnt = 19 and ovf_10kHz = '1' then
145              state <= S_WAIT;
146          end if;
147      end case;
148  end if;
149 end process;
150
151 -- FSM (ecuaciones de salida)
152 en_10kHz <= '1' when state = S_DIAL else '0';
153
154 end behavioral;
155
```

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity top_tb is
6 end top_tb;
7
8 architecture testbench of top_tb is
9
10    -- Unit Under Test
11    component top is
12        port (
13            clk      : in std_logic;
14            reset    : in std_logic;
15            Fila     : out std_logic_vector(3 downto 0);
16            Columna  : in std_logic_vector(2 downto 0);
17            segmentos: out std_logic_vector(6 downto 0);
18            selector  : out std_logic_vector(3 downto 0);
19            Marcado   : out std_logic
20        );
21    end component;
22
23    -- I/O ports
24    signal clk      : std_logic;
25    signal reset    : std_logic;
26    signal Fila     : std_logic_vector(3 downto 0);
27    signal Columna  : std_logic_vector(2 downto 0);
28    signal segmentos: std_logic_vector(6 downto 0);
29    signal selector  : std_logic_vector(3 downto 0);
30    signal Marcado   : std_logic;
31
32    -- Clock
33    constant clk_period : time := 8ns;
34
35 begin
36
37    uut: top
38    port map (
39        clk      => clk,
40        reset    => reset,
41        Fila     => Fila,
42        Columna  => Columna,
43        segmentos => segmentos,
44        selector  => selector,
45        Marcado   => Marcado
46    );
47
48    -- Generacion de reloj
49    process
50    begin
51        clk <= '1';
52        wait for clk_period/2;
53        clk <= '0';
54        wait for clk_period/2;
55    end process;
56
57    -- Generacion de estímulos
58    process
59    begin
60        -- Reseteamos el sistema
61        reset <= '1';
62        Columna <= "000";
63        wait for clk_period*100;
64        reset <= '0';
65        wait for clk_period*10;
66
67        -- Sincronizamos con primera fila
68        wait until Fila = "0001";
69        wait for clk_period*0.001;
70
71        -- 1

```

```

72      for i in 0 to 9 loop
73          Columna <= "100";
74          wait for clk_period;
75          Columna <= "000";
76          wait for 3*clk_period;
77      end loop;
78      Columna <= "000";
79      wait for 10ms;
80
81      -- 2
82      for i in 0 to 9 loop
83          Columna <= "010";
84          wait for clk_period;
85          Columna <= "000";
86          wait for clk_period*3;
87      end loop;
88      Columna <= "000";
89      wait for 10ms;
90
91      -- 9
92      for i in 0 to 9 loop
93          Columna <= "000";
94          wait for clk_period*2;
95          Columna <= "001";
96          wait for clk_period;
97          Columna <= "000";
98          wait for clk_period;
99      end loop;
100     Columna <= "000";
101     wait for 10ms;
102
103     -- 0
104     for i in 0 to 9 loop
105         Columna <= "000";
106         wait for clk_period*3;
107         Columna <= "010";
108         wait for clk_period;
109     end loop;
110     Columna <= "000";
111     wait for 10ms;
112
113     wait;
114 end process;
115
116 end testbench;
117

```

Asignatura: Electrónica Digital

Prueba de Evaluación Continua (PEC)


Convocatoria: Julio 2019 Fecha: 27/06/2019

Duración: 1 hora y 30 minutos

Ejercicio 1 (6 Puntos)

Por una línea serie se reciben, de manera síncrona con el reloj, paquetes de 8 bits, en los que el primer bit recibido vale siempre ‘1’, los tres siguientes indican una dirección y los cuatro restantes, un valor numérico. Mientras no hay mensaje, la línea permanece a cero. Los bits de la dirección y del valor numérico se reciben ordenados del más significativo al menos significativo. Se pide:


- Descripción VHDL de un bloque (bloque A en la figura) que reciba la señal serie, interprete el paquete, y en caso de que los bits de dirección coincidan con un valor fijo, que se le indica al bloque por otra entrada (en paralelo, de tres bits), acumule el valor numérico recibido sobre un registro interno de 16 bits. Este valor interno se saca al exterior del módulo. De forma particular, si la dirección recibida es 111, no se atiende al valor numérico del paquete, sino que se resetea el contador de forma síncrona.
- Con dos de los bloques arriba descritos y empleando para ello una descripción estructural, se desea implementar un sistema de acumuladores que muestre por salidas separadas el valor de un acumulador para las direcciones 3 y 6, tal como muestra la figura. La entrada serie es común a ambos bloques.
- Implemente también en VHDL un *test bench* que permita validar la acumulación de más de un número en uno solo de los módulos y su función de reset con la dirección 111.



.../... (sigue en la cara posterior)

Ejercicio 2 (4 puntos)

Dado el circuito de la figura:



Se pide:

- Implementación en VHDL del circuito de la figura, sabiendo que no puede inicializarse a 000 (el sistema no funcionaría).
- Implementación en VHDL de un circuito similar, pero con longitud de 65 bits, aplicando la XOR entre los bits con posiciones 65 y 47. Nótese que la salida de este circuito puede considerarse un generador de números aleatorios de un bit.
- Empleando un bloque como el de la figura, asumiendo que se le añade una señal de habilitación (un puerto *enable*), y sabiendo que tenemos un reloj de 8 MHz, diseñe un circuito que genere un número aleatorio (de un bit) nuevo cada segundo.

Nota: No está permitido el uso de calculadora en todo el examen.

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity accumulator is
6 port(
7     clk      : in std_logic;
8     reset   : in std_logic;
9     addr    : in std_logic_vector(2 downto 0);
10    din     : in std_logic;
11    dout    : out std_logic_vector(15 downto 0)
12 );
13 end accumulator;
14
15 architecture behavioral of accumulator is
16
17 signal shift_reg : std_logic_vector(6 downto 0);
18 signal data_cnt  : unsigned(2 downto 0);
19
20 -- Simple FSM: '1' - operating, '0' - idle
21 signal state      : std_logic;
22 signal load       : std_logic;
23 signal reset_s    : std_logic;
24
25 signal acc        : unsigned(15 downto 0);
26
27 begin
28
29 -- Input shift register
30 process(clk,reset)
31 begin
32     if reset = '1' then
33         shift_reg <= (others => '0');
34     elsif clk'event and clk = '1' then
35         shift_reg <= shift_reg(5 downto 0) & din;
36     end if;
37 end process;
38
39 -- Input data counter
40 process(clk,reset)
41 begin
42     if reset = '1' then
43         data_cnt <= (others => '0');
44     elsif clk'event and clk = '1' then
45         if state = '0' then
46             data_cnt <= (others => '0');
47         else
48             data_cnt <= data_cnt + 1;
49         end if;
50     end if;
51 end process;
52
53 -- Control logic (simple FSM)
54 process(clk,reset)
55 begin
56     if reset = '1' then
57         state <= '0';
58     elsif clk'event and clk = '1' then
59         if state = '0' and din = '1' then
60             state <= '1';
61         elsif state = '1' and data_cnt = 7 then
62             state <= '0';
63         end if;
64     end if;
65 end process;

```

```
62           state <= '0';
63       end if;
64   end if;
65 end process;
66
67 load    <= '1' when shift_reg(6 downto 4) = addr and data_cnt = 7 else '0';
68 reset_s <= '1' when shift_reg(6 downto 4) = "111" and data_cnt = 7 else '0';
69
70 -- Accumulator logic
71 process(clk,reset)
72 begin
73     if reset = '1' then
74         acc <= (others => '0');
75     elsif clk'event and clk = '1' then
76         if reset_s = '1' then
77             acc <= (others => '0');
78         else
79             if load = '1' then
80                 acc <= acc + unsigned(shift_reg(3 downto 0));
81             end if;
82         end if;
83     end if;
84 end process;
85
86 -- Output connection
87 dout <= std_logic_vector(acc);
88
89 end behavioral;
90
```

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity top is
5     port(
6         clk      : in  std_logic;
7         reset   : in  std_logic;
8         e       : in  std_logic;
9         s       : out std_logic_vector(15 downto 0);
10        t       : out std_logic_vector(15 downto 0)
11    );
12 end top;
13
14 architecture structural of top is
15
16     signal addr_a : std_logic_vector(2 downto 0);
17     signal addr_b : std_logic_vector(2 downto 0);
18
19 begin
20
21     addr_a <= "110";
22     addr_b <= "011";
23
24     bloque_a: entity work.accumulator
25     port map(
26         clk      => clk,
27         reset   => reset,
28         addr    => addr_a,
29         din     => e,
30         dout    => s
31     );
32
33     bloque_b: entity work.accumulator
34     port map(
35         clk      => clk,
36         reset   => reset,
37         addr    => addr_b,
38         din     => e,
39         dout    => t
40     );
41
42 end structural;
43
```

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity accumulator_tb is
5 end accumulator_tb;
6
7 architecture testbench of accumulator_tb is
8
9     signal clk      : std_logic;
10    signal reset   : std_logic;
11    signal addr    : std_logic_vector(2 downto 0);
12    signal din     : std_logic;
13    signal dout    : std_logic_vector(15 downto 0);
14
15    signal aux     : std_logic_vector(6 downto 0);
16
17    constant clk_period : time := 10 ns;
18
19 begin
20
21     uut: entity work.accumulator
22         port map(
23             clk      => clk,
24             reset   => reset,
25             addr    => addr,
26             din     => din,
27             dout    => dout
28         );
29
30     proc_clk: process
31 begin
32         clk <= '1';
33         wait for clk_period/2;
34         clk <= '0';
35         wait for clk_period/2;
36     end process;
37
38     proc_stim: process
39 begin
40         reset <= '1';
41         addr <= "000";
42         aux <= "0000000";
43         din <= '0';
44         wait for clk_period*100.5;
45
46         reset <= '0';
47         wait for clk_period*100;
48
49         addr <= "011";
50         aux <= "0111010";
51
52         din <= '1';
53         wait for clk_period;
54         for i in 6 downto 0 loop
55             din <= aux(i);
56             wait for clk_period;
57         end loop;
58         din <= '0';
59         wait for clk_period*100;
60
61         addr <= "110";
```

```
62      aux <= "1100011";
63
64      din <= '1';
65      wait for clk_period;
66      for i in 6 downto 0 loop
67          din <= aux(i);
68          wait for clk_period;
69      end loop;
70      din <= '0';
71      wait for clk_period*100;
72
73      addr <= "110";
74      aux <= "1111111";
75
76      din <= '1';
77      wait for clk_period;
78      for i in 6 downto 0 loop
79          din <= aux(i);
80          wait for clk_period;
81      end loop;
82      din <= '0';
83      wait for clk_period*100;
84
85      wait;
86  end process;
87
88 end testbench;
89
```

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity lfsr is
5     port(
6         clk    : in  std_logic;
7         reset : in  std_logic;
8         dout   : out std_logic
9     );
10 end lfsr;
11
12 architecture behavioral of lfsr is
13
14     constant C_DEPTH : integer := 3; -- In b is 65
15     constant C_TAP_1 : integer := 3; -- in b is 65
16     constant C_TAP_2 : integer := 2; -- In b is 47
17
18     signal shift_register : std_logic_vector(C_DEPTH-1 downto 0);
19     signal din           : std_logic;
20
21 begin
22
23     process(clk,reset)
24     begin
25         if reset = '1' then
26             shift_register <= (0 => '1', others => '0');
27         elsif clk'event and clk = '1' then
28             shift_register <= shift_register(C_DEPTH-2 downto 0) & din;
29         end if;
30     end process;
31
32     din  <= shift_register(C_TAP_1-1) xor shift_register(C_TAP_2-1);
33     dout <= shift_register(C_DEPTH-1);
34
35 end behavioral;
36
```


```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity random is
5     port(
6         clk    : in std_logic;
7         reset : in std_logic;
8         dout   : out std_logic
9     );
10 end random;
11
12 architecture behavioral of random is
13
14     constant C_DEPTH : integer := 3; -- In b is 65
15     constant C_TAP_1 : integer := 3; -- in b is 65
16     constant C_TAP_2 : integer := 2; -- In b is 47
17
18     signal shift_register : std_logic_vector(C_DEPTH-1 downto 0);
19     signal din            : std_logic;
20     signal enable          : std_logic;
21
22     constant C_MAX_CNT : integer := 8*10**6;
23     signal cnt : integer range 0 to C_MAX_CNT-1;
24
25 begin
26
27     process(clk,reset)
28     begin
29         if reset = '1' then
30             cnt <= 0;
31         elsif clk'event and clk = '1' then
32             if cnt = C_MAX_CNT-1 then
33                 cnt <= 0;
34             else
35                 cnt <= cnt + 1;
36             end if;
37         end if;
38     end process;
39
40     enable <= '1' when cnt = C_MAX_CNT-1 else '0';
41
42     process(clk,reset)
43     begin
44         if reset = '1' then
45             shift_register <= (0 => '1', others => '0');
46         elsif clk'event and clk = '1' then
47             if enable = '1' then
48                 shift_register <= shift_register(C_DEPTH-2 downto 0) & din;
49             end if;
50         end if;
51     end process;
52
53     din  <= shift_register(C_TAP_1-1) xor shift_register(C_TAP_2-1);
54     dout <= shift_register(C_DEPTH-1);
55
56 end behavioral;
```

Asignatura: Electrónica Digital**PEC diciembre 2018****Fecha:** 10 de diciembre de 2018**Cuestión única (10 puntos)**

Con objeto de reducir el cableado de un ascensor, se pretende realizar un sistema de visualización del piso en el que se encuentra dicho ascensor, que recibe los datos de forma serie por una interfaz muy sencilla y de pocos cables. La visualización se realiza sobre dos displays de siete segmentos.

La información con los dígitos a visualizar se recibe por una línea serie formada por dos líneas, una línea **DIN** (Dato In) por la que se reciben en forma serie durante ocho ciclos de reloj consecutivos, los dos dígitos a visualizar, en formato BCD, empezando por el bit más significativo del dígito más significativo hasta terminar por el bit menos significativo del dígito menos significativo. La otra señal que se recibe, denominada **CT** (Comienzo de Trama) marca el comienzo del primer bit que se transmite, activándose durante un solo ciclo de reloj coincidente con la recepción del primer bit de información de **DIN**. La información que pueda circular por DIN tras ocho ciclos se descarta hasta que llegue un nuevo flanco por **CT**.

La información recibida se debe mostrar sobre dos displays de siete segmentos, multiplexados en el tiempo, por lo que las señales de salida del circuito son un vector de siete señales SEG(6 downto 0) donde SEG(6) corresponde con el segmento a, hasta SEG(0), que corresponde con el segmento g. (ver imagen). Adicionalmente, dos señales **SelD** y **SelU** (Selección de decenas y unidades, respectivamente). El refresco para los displays será de 1kHz. Todo el circuito funcionará de manera síncrona, empleando para ello una señal externa de reloj (CLK) de 1MHz.



El sistema consta de los siguientes elementos:

- Un conversor de datos seria a paralelo, que transforma el dato en una señal de ocho bits, cuyo valor debe ser el dato a representar (los dos dígitos BCD) desde el momento en que se recibe el último bit de una transmisión, hasta que se recibe el último bit de la transmisión siguiente.
- Un sistema de multiplexación temporal en el que a la frecuencia de refresco mencionada anteriormente, se seleccione un dígito BCD o el otro, activando las señales **SELD** y **SELU** de manera acorde.
- Un único conversor de BCD a siete segmentos. Si el número recibido no fuera BCD, se debe sacar una E (indicador de error).

Se pide:

- a) Código VHDL (entidad y arquitectura) del conversor de datos serie a paralelo. (2,5 puntos)
- b) Código del circuito completo, en el que se instanciará el conversor serie del apartado a y se añadirán los procesos o sentencias concurrentes adicionales necesarias. (3 puntos)
- c) Se quiere añadir dos LEDs adicionales, para indicar si el ascensor debe subir o bajar (señales **UP** y **DOWN**) respectivamente. Estas señales se deben obtener registrando el valor de los dos dígitos anteriores y compararlo con los valores actuales. Describir el código VHDL de la arquitectura que sería necesario añadir para tener esta funcionalidad adicional. (2,5 puntos)
- d) Código de un banco de pruebas (testbench) en el que se verifique el reset del sistema, una transmisión correcta, su visualización durante 1 segundo, y otra incorrecta, visualizada durante otro segundo. (2 puntos)

Duración del examen: 1 hora y 30 minutos



Documento anónimo

Digpec20182.pdf

Dig_pec2018_2



4º Electrónica Digital



Grado en Ingeniería en Tecnologías Industriales



Escuela Técnica Superior de Ingenieros Industriales
Universidad Politécnica de Madrid



Descarga la APP de Wuolah.
Ya disponible para el móvil y la tablet.



DESPUÉS DE LOS FINALES... ¡RELÁJATE!

- **480** cartas resultado de mucho amor y birra
- **80 cartas especiales** para animar tus fiestas
- **A partir de 16 años**, de 3 a 15 jugadores
- Perfecto para largas noches de risas con amigos



GUA
TA
FAC

GUA
TA
FAC

GUA
TA
FAC

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity multiplexor is

port(
    clk: in std_logic;
    reset: in std_logic;
    Din: in std_logic;
    CT: in std_logic;
    segmentos: out std_logic_vector(6 downto 0)

);

end multiplexor;

architecture behavioral of multiplexor is

--Refresh

constant Max: integer:= 1000-1;
signal cnt_1K: integer range 0 to Max;
signal refresh: std_logic;

signal BCD_digit : unsigned (7 downto 0);
signal BCD : std_logic_vector (7 downto 0);
signal BCD_4: unsigned (3 downto 0);
signal ciclos: unsigned(2 downto 0);
signal selector: unsigned(1 downto 0);
signal SelID: std_logic;

```


```
signal SelU: std_logic;  
begin
```

Cycles: process(clk,reset)

```
begin  
if reset='1' then  
    ciclos<="000";  
elsif clk'event and clk='1' then  
    if CT='1' then  
        ciclos<=(others=>'0');  
    elsif ciclos="111" then  
        ciclos<="111";  
    else ciclos<=ciclos+1;  
    end if;  
end if;  
end process;
```

Digits: process(clk,reset)

```
begin  
if reset='1' then  
    BCD_digit<=(others=>'0');  
elsif clk'event and clk='1' then  
    if ciclos<"111" then  
        BCD_digit<=BCD_digit(6 downto 0) & Din;  
    end if;
```



Descarga la APP de Wuolah.

Ya disponible para el móvil y la tablet.

Available on the App Store

GET IT ON Google Play

```
        end if;  
    end process;  
  
BCD<=std_logic_vector(BCD_digit) when ciclos="111" else "00000000" ;
```

--MULTIPLEXOR

```
Refresco: process(clk,reset)
```

```
begin  
    if reset='1' then  
        cnt_1K<=0;  
    elsif clk'event and clk='1' then  
        if cnt_1K=Max then  
            cnt_1K<=0;  
        else cnt_1K<=cnt_1K+1;  
        end if;  
    end if;  
end process;
```

```
refresh<='1' when cnt_1K=Max else '0';
```

```
process (clk, reset)  
begin  
    if reset = '1' then  
        selector <= "01";  
    elsif clk'event and clk='1' then  
        if refresh = '1' then--refresco de 7 segmentos  
            if selector = "10" then
```

```

        selector <= "01";
    else
        selector <= "10";
    end if;
end if;

end if;

end process;

with selector select --multiplexor

BCD_4 <= unsigned(BCD(7 downto 4)) when "10",
unsigned(BCD(3 downto 0)) when "01",
"-"
when others;

segmentos <= "0000001" when BCD_4= "0000" else
"1001111" when BCD_4 = "0001" else
"0010010" when BCD_4 = "0010" else
"0000110" when BCD_4 = "0011" else
"1001100" when BCD_4 = "0100" else
"0100100" when BCD_4 = "0101" else
"0100000" when BCD_4 = "0110" else
"0001111" when BCD_4 = "0111" else
"0000000" when BCD_4 = "1000" else
"0001100" when BCD_4 = "1001";

end behavioral;

```



Documento anónimo

DigPEC201811.pdf

Dig_PEC20181_1



4º Electrónica Digital



Grado en Ingeniería en Tecnologías Industriales



Escuela Técnica Superior de Ingenieros Industriales
Universidad Politécnica de Madrid



Descarga la APP de Wuolah.
Ya disponible para el móvil y la tablet.



```

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity sseg is
port(
    clk: in std_logic;
    reset: in std_logic;
    Din: in std_logic;
    CT: in std_logic;
    BCD :out std_logic_vector (7 downto 0)
);
end sseg;


```

architecture behavioral of sseg is

```

signal BCD_digit : unsigned (7 downto 0);
signal ciclos: unsigned(2 downto 0);
begin
process(clk,reset)
begin
if reset='1' then
    ciclos<="000";
elsif clk'event and clk='1' then
    if CT='1' then
        ciclos<=(others=>'0');
    end if;
end if;
end process;
end;

```



Descarga la APP de Wuolah.
Ya disponible para el móvil y la tablet.



```
elsif ciclos="111" then
```

```
    ciclos<="111";
```

```
else ciclos<=ciclos+1;
```

```
end if;
```

```
end if;
```

```
end process;
```

Top de tu grupo

	1 7CR
	2 Rocio
	3 pony
	Inicio

```
process(clk,reset)
```

```
begin
```

```
if reset='1' then
```

```
    BCD_digit<=(others=>'0');
```

```
elsif clk'event and clk='1' then
```

```
    if ciclos<"111" then
```

```
        BCD_digit<=BCD_digit(6 downto 0) & Din;
```

```
    end if;
```

```
end if;
```

```
end process;
```

```
BCD<=std_logic_vector(BCD_digit) when ciclos="111" else "00000000" ;
```

```
end behavioral;
```

Asignaturas:
Electrónica Digital (Giti)

Fecha: 18/12/2017
Examen: PEC diciembre 2017

CUESTIÓN 1 (5 puntos)

Se desea implementar un velocímetro para una motocicleta, empleando para ello un sensor (que generará un pulso de duración 1 ciclo de reloj cada vez que la rueda delantera de la motocicleta realice una vuelta completa) y una FPGA. En la FPGA se implementará un circuito que recibiendo los pulsos del sensor activará una tira de 8 LEDs, de manera proporcional a la velocidad de la motocicleta. La frecuencia de la señal de reloj que recibe la FPGA son 50 MHz. Se pide:

- Describir un módulo VHDL que a partir de la salida del sensor, el reloj de la FPGA y una señal de reset, genere una señal de 6 bits con el número de vueltas (codificado en binario) que ha dado la rueda de la motocicleta en el último segundo. Esta salida deberá actualizarse al final de cada segundo, manteniéndose estable durante todo el segundo siguiente. El máximo número de vueltas que se considerará es 63.
- Usando la descripción del apartado a como un componente jerárquico, describa la lógica que controla la activación de la tira de LEDs, de tal manera que el primer LED se activará cuando la velocidad proporcionada por el bloque anterior esté por debajo de 8 vueltas por segundo, el segundo se activará cuando la entrada entre entre 8 y 15 vueltas, y así sucesivamente hasta los 8 LEDs que componen la tira.

CUESTIÓN 2 (2 puntos)

Describir en VHDL (entidad y arquitectura) la siguiente máquina de estados:

CUESTIÓN 3 (3 puntos)

Describir un módulo VHDL que se corresponda con un circuito que genere la secuencia síncrona **11011001** de forma cíclica, de estas tres maneras posibles:

- Usando como base un contador binario síncrono
- Usando como base un contador Johnson
- Usando como base un contador en anillo

Duración del examen: 1 hora y 30 minutos.

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
4
5 entity velocimetro is
6     Port ( clk           : in STD_LOGIC;
7             reset         : in STD_LOGIC;
8             sensor        : in STD_LOGIC;
9             VueltasOut    : out std_logic_vector(5 downto 0));
10 end velocimetro;
11
12 architecture Behavioral of velocimetro is
13
14     constant ContalsegMAX : integer := 50*(10**6) - 1;
15     signal contalseg : integer range 0 to ContalsegMAX;
16     signal UnSeg : std_logic;
17
18     signal Vueltas: unsigned(5 downto 0);
19
20 begin
21
22     -- Divisor de Frecuencia a 1 segundo
23     DivFreq: process(clk,reset)
24     begin
25         if reset = '1' then
26             contalseg <= 0;
27         elsif clk'event and clk = '1' then
28             if contalseg < ContalsegMAX then
29                 contalseg <= contalseg + 1;
30             else
31                 contalseg <= 0;
32             end if;
33         end if;
34     end process;
35     UnSeg <= '1' when contalseg = ContalsegMAX else '0';
36
37     -- Proceso en el que se cuentan las vueltas y se actualiza la salida (1 vez
38     -- por segundo)
39     ContaVueltas: process(clk,reset)
40     begin
41         if reset = '1' then
42             Vueltas      <= "000000";
43             VueltasOut  <= "000000";
44         elsif clk'event and clk = '1' then
45             if Unseg = '1' then
46                 VueltasOut <= std_logic_vector(Vueltas);
47                 Vueltas <= "000000";
48             elsif sensor = '1' then
49                 Vueltas <= Vueltas + 1;
50             end if;
51         end if;
52     end process;
53
54 end Behavioral;

```

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
4
5 entity TopVelocimetro is
6     Port ( clk : in STD_LOGIC;
7             reset : in STD_LOGIC;
8             sensor : in STD_LOGIC;
9             leds : out STD_LOGIC_VECTOR(7 DOWNTO 0)
10            );
11 end TopVelocimetro;
12
13 architecture Behavioral of TopVelocimetro is
14
15     component velocimetro is
16         Port ( clk : in STD_LOGIC;
17                 reset : in STD_LOGIC;
18                 sensor : in STD_LOGIC;
19                 VueltasOut : out std_logic_vector(5 downto 0));
20     end component;
21
22     signal VueltasOut : std_logic_vector(5 downto 0);
23     signal uV : unsigned(5 downto 0);
24
25 begin
26
27     -- Instancia del componente velocimetro
28     instVelo: velocimetro
29         port map(
30             clk => clk,
31             reset => reset,
32             sensor => sensor,
33             VueltasOut => VueltasOut
34         );
35
36     --Transformación a unsigned para facilitar la codificación
37     uV <= unsigned(VueltasOut);
38
39     leds <= "00000001" when uV < 8 else
40         "00000010" when uV < 16 else
41         "00000100" when uV < 24 else
42         "00001000" when uV < 32 else
43         "00010000" when uV < 40 else
44         "00100000" when uV < 48 else
45         "01000000" when uV < 56 else
46         "10000000";
47 end Behavioral;
48

```

```

1 -----
2 -- Electrónica Digital --
3 -- PEC diciembre 2017 --
4 -- Cuestión 3 --
5 -----
6
7 library ieee;
8 use ieee.std_logic_1164.all;
9 use ieee.numeric_std.all;
10
11 entity c3 is
12     port (
13         clk    : in  std_logic;
14         reset : in  std_logic;
15         seq   : out std_logic
16     );
17 end c3;
18
19 -----
20 -- La solución comienza a partir de aquí --
21 -----
22
23 -- a) Base: contador binario síncrono
24 architecture cnt_binario of c3 is
25     signal cnt : unsigned(2 downto 0);
26 begin
27
28     process(clk,reset)
29     begin
30         if reset = '1' then
31             cnt <= (others => '0');
32         elsif clk'event and clk = '1' then
33             cnt <= cnt + 1;
34         end if;
35     end process;
36
37     with cnt select
38         seq <= '1' when "000",
39                     '1' when "001",
40                     '0' when "010",
41                     '1' when "011",
42                     '1' when "100",
43                     '0' when "101",
44                     '0' when "110",
45                     '1' when "111",
46                     '-' when others;
47
48 end cnt_binario;
49
50 -- b) Base: contador Johnson
51 architecture cnt_johnson of c3 is
52     signal shiftreg : std_logic_vector(3 downto 0);
53 begin
54
55     process(clk,reset)
56     begin
57         if reset = '1' then
58             shiftreg <= (others => '0');
59         elsif clk'event and clk = '1' then
60             shiftreg <= shiftreg(2 downto 0) & not shiftreg(3);
61         end if;
62     end process;
63
64     with shiftreg select
65         seq <= '1' when "0000",
66                     '1' when "0001",
67                     '0' when "0011",
68                     '1' when "0111",
69                     '1' when "1111",
70                     '0' when "1110",
71                     '0' when "1100",
72                     '1' when "1000",
73                     '-' when others;

```

```

74
75 end cnt_johnson;
76
77 -- c) Base: contador en anillo
78 architecture cnt_anillo of c3 is
79     signal shiftreg : std_logic_vector(7 downto 0);
80 begin
81
82     process(clk,reset)
83     begin
84         if reset = '1' then
85             shiftreg <= (0 => '1', others => '0');
86         elsif clk'event and clk = '1' then
87             shiftreg <= shiftreg(6 downto 0) & shiftreg(7);
88         end if;
89     end process;
90
91     with shiftreg select
92         seq <= '1' when "00000001",
93             '1' when "00000010",
94             '0' when "00000100",
95             '1' when "00001000",
96             '1' when "00010000",
97             '0' when "00100000",
98             '0' when "01000000",
99             '1' when "10000000",
100            '-' when others;
101
102 end cnt_anillo;
103

```

Asignaturas:

Electrónica Digital (GITE)

Complementos de Electrónica Digital (MEI)

Fecha: 19/12/2016**Examen:** PEC diciembre 2016**CUESTIÓN 1 (4 puntos)**

- Escribir una arquitectura VHDL para el circuito de la figura 1.
- Escribir la arquitectura VHDL para un circuito que responda al diagrama de estados representado en la figura 2.




Figura 1





Figura 2

CUESTIÓN 2 (3 puntos)

Describir en VHDL (entidad y arquitectura) el circuito de la siguiente figura:

**CUESTIÓN 3 (3 puntos)**

El código BCD-exceso-tres y el código BCD Aiken son dos codificaciones BCD autocomplementarias, es decir, dos dígitos que sumen 9 son uno el negado del otro. El BCD exceso tres se obtiene sumando tres al número en BCD natural. En BCD Aiken, los pesos de los dígitos binarios son $2^3 2^2 2^1 2^0$, siendo la codificación desde 0 hasta 4 igual que en BCD natural, y la autocomplementaria en los demás casos.

Se pide describir en VHDL (bibliotecas usadas, entidad y arquitectura) dos circuitos **combinacionales**, uno que convierta de BCD a BCD exceso tres, y otro, que convierta de BCD a BCD Aiken. En ambos casos, la entidad debe tener, tanto en la entrada como la salida, señales de tipo `std_logic_vector`. Realizar las arquitecturas correspondientes de la manera más sencilla posible.

Duración del examen: 1 hora y 30 minutos.

Asignatura: Electrónica Digital**PEC diciembre 2015****Fecha:** 14 de diciembre de 2015**Cuestión 1 (5 puntos)**

- a) Describir un módulo en VHDL que detecte la secuencia **11101**, síncrona con el reloj y con repetición, en su versión Mealy, inspirándose en un registro de desplazamiento y la lógica adicional necesaria.
- b) ¿Qué hubiera cambiado en la descripción anterior, si en lugar de ser un detector de tipo Mealy fuera uno de tipo Moore? Mencionar los cambios, pero no reescribir todo el código.
- c) Usando la descripción del apartado a como un componente jerárquico, describir un sistema que encienda o apague un LED conectado a su salida, cada vez que se detecte la sentencia mencionada en el apartado a, por su entrada.
- d) Realizar un banco de pruebas para simular el circuito del apartado b, verificando a la vez el reaprovechamiento de los bits de la secuencia anterior como bits correctos de la siguiente secuencia. Dibujar la forma de onda de la señal de entrada que se quiere probar, y la salida esperada.

Cuestión 2 (5 puntos)

Describir en VHDL un módulo que, usando como entradas un reloj de 50 MHz, un reset y seis señales BCD que codifican hora, minutos y segundos de un reloj (unidades y decenas para cada uno), se generen las seis señales de selección de cada display y los siete segmentos necesarios para un esquema de displays multiplexados en el tiempo. Las señales de selección de display y los segmentos son activos por nivel alto, y la velocidad de refresco de 0,1 ms por cada display.

Duración del examen: 1 hora 15 minutos